第5章

無償で使えるIPコアを使って手軽に作る

簡易信号発生器の製作

岡本 顕、水木 智司、畑林豊治

ここでは、付属 FPGA 基板を手軽に活用する例を紹介する. 無償で利用できる IP (intellectual property) コアを活用して、簡単な信号発生器を製作する. IP コアを利用することにより、ディジタル部の設計はほとんど必要なくなる. 抵抗だけで構成する簡単な D-A コンバータを外部回路として用意し、アナログ波形として出力する. (編集部)

FPGAの大規模化が進み、さまざまな設計で活用されています。マイクロプロセッサを搭載する組み込みシステムや、ディジタル信号処理システムが代表的な例として挙げられるでしょう。

また,小中規模のFPGAであれば,FPGAメーカが無償で提供するツールだけで設計が可能です.無償で利用できるIPコアも用意されています.

本稿では、Xilinx 社の FPGA/PLD開発ツール「ISE WebPACK」と、その機能の一つで IP コア生成機能の「Core Generator」を活用して簡単なアプリケーションを設計してみます.

今回使用するのは, DDS(direct digital synthesizer)機能のIPコアです,このコアを使用して正弦波出力回路を作

成します.

1. DDS の信号発生のしくみ

DDS はディジタル信号発生器のことです.数値制御発振器(NCO: numerically controlled oscillator)とも呼ばれます.


● ROM テーブルを使って波形を生成

DDSの基本構造を図1に示します.正弦波の1サイクル分の数値を収納したROMテーブルに対して,規則的なクロック間隔でアドレスを加算し,データを読み出す簡単な構成です.

クロックのタイミングが規則正しければ、記録された sin/cos 関数値の精度によって、正確な基本波を出力できます。また、アドレス初期値とアドレス増分値を調整することで、位相オフセットや出力正弦波周波数を制御できます。ROM テーブルの数値に従った出力を得られるため、動作中に位相や周波数の切り替えを行っても波形が乱れることはありません。

図1 DDS **のブロック図**

正弦波の1サイクル分の数値を収納したROMテーブルに対して,規則的なクロック間隔でアドレスを加算し,データを読み出す簡単な構成である.



| KeyWord | FPGA, IP コア, DDS, 数値制御発振器, ROM テーブル, SFDR, 量子化器, DCM, R-2RラダーDAC

● 周波数分解能と出力周波数

出力信号の分解能(品質)はROM データの数(ワード数), すなわち波形データのアドレス幅によって決まります. そして出力される基本波の周波数は, ROM データの数と DDS プロックに入力するクロック周波数, 位相アキュムレータの増分(スキップ値)で決まります.

出力される正弦波の周波数 f_{out} は,以下の式で表すことができます.

$$f_{out} = \times f_s / 2^B$$

 f_s はDDS ブロックのクロック周波数 , は位相増分 , B は位相アキュムレータのビット幅

位相増分 をf_sのタイミングで累積加算していくと,0 ~2 の位相に相当する1サイクル分のROMアドレス値が 順に生成されます.

出力する基本波の周波数は、位相増分 で決定します、 つまり、DDS ブロックのクロック周波数 f_s ごとに だけ 位相が進むことで、出力波の1サイクルが決定します.

図2にDDSによる波形発生の様子を示します. が4の場合と1の場合を示しています. f_s が32Hz,位相アキュムレータのビット幅が5ビットであれば, = 1では, f_{out} = 1/1 = 1Hzとなります. = 4とすれば, f_{out} = 4/1 = 4Hzとなります.

● 信号品質を表すSFDR

DDS は信号発生器なので,信号品質が求められます. 図3に,SFDR(spurious free dynamic range)の例を示しま




図2 DDS による波形発生の様子

1サイクル分の ROM アドレス値が順に出力する.周波数は,位相増分で決まる.

す. 出力信号のスペクトル・エネルギーのピーク値と, そのときのノイズフロア・エネルギーとの比を示しています. SFDR の実効値はdB(デシベル)で表されます.

SFDR は出力正弦波の中にどのくらい余分な高調波成分を含んでいるかを示すもので、信号品質を表す一つの目安になります。DDS を使用する際のシステム側から要求される仕様の一つにもなります。通信システムの中では、この値をDDS が満たしていることが重要となります。

● SFDR 改善に重要な量子化器

量子化器は、位相アキュムレータの出力をROMアドレス用に最適化します.最終的なROMアドレスを生成し、波形値を選択するブロックです.このブロックによるアドレス生成では、ROMを節減すると同時にビット削減によるダイナミック・レンジの低下にともなうSFDR改善のために位相アキュムレータを微調整する機能を併せ持つことがあります.その場合には、このブロックはディザリング処理や近似値処理を含みます.

例えば,出力周波数 f_{out} が fで割り切れない場合には,位相増分 が誤差を持つことになります.通常はこの誤差を切り捨てて位相を決定しますが,この誤差に対して誤差拡散法や,テイラー級数を用いた近似値法を適用する手法が考えられます.

2. DDS IPコアを使用する

付属 FPGA 基板に DDS コアを実装して, D-A コンバータ経由でアナログ信号を出力する信号発生器を設計します.




図3 SFDR(spurious free dynamic range)の例 出力信号のスペクトル・エネルギーのピーク値と,その ときのノイズフロア・エネルギーとの比を示したもの.

仕様を表1にまとめます.

FPGA に実装する信号発生回路のブロック図を図4に示します. DDS ブロック, データ変換ブロック, 二つのカウンタ, DCM(digital clock manager)で構成されています.

FPGA に入力するクロックは32MHz を想定しています. DDS コアの動作周波数とデータ・ラッチ・クロック(clock_out)は5MHzです.これはFPGA 内部のDCMで,源発振の32MHzから生成します.

出力波形は,出力正弦波の周波数が約20kHzから約300kHzまでの範囲を,約1.5秒間で16回段階変化するスイープ動作とします.

リセット用の信号 scIr によって, DCM と DDS ブロックを含む, すべての回路をリセットします.従って, この信号がシステムの動作開始信号となります.

● DCM を使ってシステム・クロックを分周

今回は32MHzのクロックを入力し,5MHzの内部動作 クロックを生成します.

CLKFX(クロック合成)出力をアクティブにして , 合成 比(CLKFX_MULTIPLY = 5 , CLKFX_DIVIDE = 32) を与えます . また 5MHz のクロックは , データ出力ラッ

表1 信号発生器の仕様

sin 出力	チャネル0を使用,周波数可変,位相固定
周波数分解能	0.1Hz
SFDR	45dB
量子化器	切り捨て
D-A 出力	8 ビット・ラッチ + 8 ビット <i>R-2R</i> ラダー DAC + OP アンプ(出力フィルタを含む)

チ・タイミング用の出力信号にもなっています.

Core Generator を使って設計を行った後, リスト1のようなインスタンス宣言を行ってトップ・モジュールに組み込みます(詳しくは付属 DVD-ROM に収録した手順書を参照).

● DDS ブロックは無償のIP コアを利用

DDS ブロックは , 無償で提供されている IP コア「DDS Compiler v1.1」を使用します . Core Generator を使用して設定を行います(詳しくは付属 DVD-ROM に収録した手順書を参照) .

コア設定の主なポイントは,

- ●1チャネル sin 出力
- ●入力クロック・レート:5MHz
- SFDR: 45dB
- 周波数分解能: 0.1Hz
- 初期出力周波数: 200kHz,出力周波数可变,出力位相 固定
- ノイズ・シェーピングなし
- 同期リセット付き

とすることです、生成されるコアは、8ビット出力、内部

リスト1 DCM のインスタンス




図4 FPGA に実装する信号発生回路の プロック図

DDS ブロック,データ変換ブロック, 二つのカウンタ,DCM(digital clock manager)で構成されている. アキュムレータは26ビット,メモリ・ブロック1個で実現されます.

出力周波数を変更できるように,位相アキュムレータ可変の設定を行います.それに従い,書き込みイネーブル(we),書き込みアドレス(a),書き込みデータ(data)ポートがコアに準備されます.

入力ポートaは5ビットの信号で,対象とするチャネルの指示などを行います.今回はチャネル0のアキュムレータのみの変更なので,"00000"となります.

入力ポート data は,26 ビットの書き込みデータを入力 します.この設定値が DDS の内部アキュムレータのイン クリメント値となります.今回は,この設定値の上位4 ビッ トと下位 18 ビットには固定値を入れています.残りの4 ビットには,4 ビット・カウンタのカウント値を読み込み ます.従って,data に設定される値の範囲は,3FFF000h ~3C3F000h となります.

入力ポートwe は , アドレス a に data を書き込むイネーブル信号です . we が有効になった次のクロック・タイミングで書き込みを行います . 今回は , we には 20 ビット・カウンタの最上位ビットを接続します .

Core Generator で設定後に, リスト2のようなインスタンス宣言を行ってトップ・モジュールに組み込みます.

● 20 ビット・カウンタ (we_coun) でイネーブルを生成

5MHzのクロックで動作する20ビット・アップ・カウンタです.クロックを分周し,最上位ビットのwe_coun[19]をDDSのwe に接続します.

● 4 ビット・カウンタ (data coun) で出力波形を変更

20 ビット・カウンタのキャリを使ってダウン・カウントを行います . $5M/2^{20}[Hz]$ のタイミングでダウン・カウントを行います .

カウント値は, DDSのdataポートdata[21:18]に接続しています.

● D-A 変換出力のために符号なし整数へデータ変換

データ変換ブロックは, DDS が出力する符号付き 8 ビットのデータを D-A 変換の出力にするために符号なし整数データに変換するブロックです. 具体的には, - 128 ~ 127の DDS の出力値を 0 ~ 256 に変換します.

最上位ビットで判定した正負のデータの最上位ビットを

リスト2 DDS のインスタンス

反転させるだけの簡単な処理です.

3. D-A 変換回路と動作検証

DDS コアを使って生成した D-A コンバータを介してア ナログ波形として出力し, オシロスコープで観測します.

● R-2RラダーDACとOPアンプを通して出力

DDS から出力されるディジタル値をアナログ値に変換します.今回は手軽に検証ができるようにD-A コンバータICを使わず, R-2R ラダーDACを作ってみました.

ラダー DAC の出力にはカットオフ周波数 160kHz, ゲイン 0.5 倍の 1 次アクティブ・フィルタを入れ, アナログ出力を観測できるようにしました(図5)

なお,本回路は簡易的に作成したものです.ばらつきなどの影響があるので,実設計で活用する際には注意が必要です.

● FPGA との接続

FPGA 搭載付録基板との接続には、コネクタ番号 CN2 に引き出されている I/O ピン中の8本を利用しました.CN2-IO[35]から IO[42]までの8本を、R-2R ラダー DAC を接続した標準ロジック IC である 74HC541 の入力ピンに接続しています.

写真1 に製作した基板を示します.左下にあるのが 74HC541 と*R-2R* ラダー DAC です.

ところでHC541 自身は5V 駆動IC ですが, FPGA から出力された3.3V LVTTL レベルの入力信号も正しく受け取ることができます. FPGA から見た場合の5V CMOS レベルへのレベル変換IC としても重宝します.

● 出力波形

設計した回路から出力されるアナログ波形の観測結果を 図6に示します、観測に使用した計測器を表2に示します.







図5 信号発生器の回路図

DDS で生成した信号を R-2 R ラダー DAC と OP アンプを通して出力する .





(b) D[21:18]=0011に設定



(c) D[21: 18] = 0111 に設定

図6 製作した信号発生器の信号観測結果




写真1 製作した信号発生器の外観

参考・引用*文献

- (1) DDS Compiler v1.1, DS558, Xilinx.
- (2) 遠坂俊昭;計測のためのフィルタ回路設計, CQ出版社,1998年.

表2 観測に使用した計測器

ディジタル・ オシロスコープ	MSO6104A(米国Agilent Technlogy社)
プローブ	10:1プローブ10073C(Agilent Technlogy社)
電源	5V 安定化電源 DM-33OMV(アルインコ)

おかもと・たかし みずき・さとし はたばやし・とよはる アヴネット ジャパン(株)

<筆者プロフィール> -

岡本 顕. 1998 年アヴネット ジャパンの前身 , メメックジャパンに入社 . 現在はアヴネット ジャパンにてスペシャリスト AE 業務を担当 .

水木智司.2001年アヴネット ジャパンの前身 , メメックジャパンに入社 . 現在はアヴネット ジャパンにて Xilinx FPGA トレーニングを担当 .

畑林豊治 . 1997年アヴネット ジャパンの前身 , メメックジャパンに入社 . 現在はアヴネット ジャパンにて技術サポート業務を担当 .